标准解读|《辐射诱生缺陷的深能级瞬态谱测试方法》

随着半导体器件在航天、通信等复杂环境中的广泛应用，其抗辐射性能成为影响设备可靠性的重要因素。半导体器件在空间等复杂环境中使用时，会受到高能粒子（如质子、电子）的辐射影响，导致器件内部形成深能级陷阱。这些陷阱会降低载流子寿命，进而影响器件性能。深能级瞬态谱（DLTS）作为一种有效的缺陷检测技术，能够获取缺陷能级位置、浓度等关键信息，但此前国内缺乏统一的DLTS测试标准，难以满足行业需求。为了准确评估辐射环境对半导体器件的影响，特别是辐射诱生缺陷的特性，中国电子学会联合工业和信息化部电子第五研究所等单位，发布了团体标准《辐射诱生缺陷的深能级瞬态谱测试方法》（T/CIE 145-2022）。该标准于2022年12月31日发布，并于2023年1月31日正式实施，由中国电子学会可靠性分会提出并归口。

本标准规定了利用电容瞬态深能级瞬态谱测试辐射诱生缺陷的方法和程序，适用于包含P-N结、肖特基结、MOS结构的半导体器件。标准涵盖了测试目的、测试计划、被测样品要求、测试程序以及数据处理方法，并提供了详细的包括测试原理、示例、数据记录表格和测试报告模板。通过系统化的测试流程，标准确保了测试的科学性和可重复性，为半导体器件的辐射诱生缺陷检测提供了标准化指导。

该标准的发布与实施，为半导体器件的辐射诱生缺陷检测提供了统一规范，有助于提升检测效率和准确性。通过标准化的测试流程，半导体器件制造商能够更准确地评估器件在辐射环境下的性能退化情况，为抗辐射加固设计提供依据，从而提高器件的可靠性和市场竞争力。此外，该标准也为相关科研工作提供了标准化指导，推动我国半导体器件抗辐射技术的发展。

相关行业从业者、科研工作者如需引用、阅读本标准，请通过中国标准出版社订购本标准。相关企业、检测和评估认证机构如需使用本标准内容，请来函告知中国电子学会，待获得授权及许可后方可使用。欢迎广大企事业单位、高校和科研院所申报中国电子学会团体标准项目。